人工智能的飛速發(fā)展迫切需要高速非易失存儲(chǔ)技術(shù)。當(dāng)前主流非易失閃存的編程速度普遍在百微秒級(jí)，無(wú)法支撐應(yīng)用需求。復(fù)旦大學(xué)周鵬-劉春森團(tuán)隊(duì)的前期研究表明，二維半導(dǎo)體結(jié)構(gòu)能夠?qū)⑵渌俣忍嵘?000倍以上，實(shí)現(xiàn)顛覆性的納秒級(jí)超快存儲(chǔ)閃存技術(shù)。然而，如何實(shí)現(xiàn)規(guī)模集成、走向真正實(shí)際應(yīng)用仍極具挑戰(zhàn)。

記者獲悉，該團(tuán)隊(duì)從界面工程出發(fā)，在國(guó)際上首次實(shí)現(xiàn)了最大規(guī)模1Kb納秒超快閃存陣列集成驗(yàn)証，並証明了其超快特性可延伸至亞10納米。近日，相關(guān)成果以《二維超快閃存的規(guī)模集成工藝》為題發(fā)表於《自然·電子學(xué)》。

復(fù)旦大學(xué)集成芯片與系統(tǒng)全國(guó)重點(diǎn)實(shí)驗(yàn)室、芯片與系統(tǒng)前沿技術(shù)研究院研究員劉春森和微電子學(xué)院教授周鵬介紹，團(tuán)隊(duì)開(kāi)發(fā)了超界面工程技術(shù)，在規(guī)?；S閃存中實(shí)現(xiàn)了具備原子級(jí)平整度的異質(zhì)界面，結(jié)合高精度的表征技術(shù)，顯示集成工藝顯著優(yōu)於國(guó)際水平。通過(guò)嚴(yán)格的直流存儲(chǔ)窗口、交流脈沖存儲(chǔ)性能測(cè)試，証實(shí)了二維新機(jī)制閃存在1Kb存儲(chǔ)規(guī)模中，納秒級(jí)非易失編程速度下良率高達(dá)98%，這一良率已高於國(guó)際半導(dǎo)體技術(shù)路線圖對(duì)閃存制造89.5%的良率要求。

同時(shí)，研究團(tuán)隊(duì)研發(fā)了不依賴先進(jìn)光刻設(shè)備的自對(duì)準(zhǔn)工藝，結(jié)合原始創(chuàng)新的超快存儲(chǔ)疊層電場(chǎng)設(shè)計(jì)理論，成功實(shí)現(xiàn)了溝道長(zhǎng)度為8納米的超快閃存器件，是當(dāng)前國(guó)際最短溝道閃存器件，並突破了硅基閃存物理尺寸極限（約15納米）。在原子級(jí)薄層溝道支持下，這一超小尺寸器件具備20納秒超快編程、10年非易失、十萬(wàn)次循環(huán)壽命和多態(tài)存儲(chǔ)性能。該工作將推動(dòng)超快顛覆性閃存技術(shù)的產(chǎn)業(yè)化應(yīng)用。（記者顏維琦）

分享讓更多人看到